Questo testo introduce l'architettura dei calcolatori utilizzando il set di istruzioni RISC-V (RV32I), moderno, open-source e didatticamente eccellente. L'approccio è "learning by design": si parte dal linguaggio assembly e si arriva alla realizzazione di un processore single-cycle e multi-ciclo, fino all'introduzione della pipeline.
Patterson e Hennessy non si limitano alla teoria. Il libro è arricchito da:
Un PDF ben strutturato, colorato e utile: ottimo come testo didattico e guida pratica per iniziare a progettare con RISC‑V. Consigliato soprattutto a chi vuole un approccio concreto e visuale alla struttura dei calcolatori, con sufficiente profondità per diventare operativo rapidamente. Il libro è arricchito da: Un PDF ben
: La seconda edizione italiana (2023) è curata da Alberto Borghese ed è disponibile presso rivenditori come Amazon e Libraccio .
L’architettura RISC-V è stata sviluppata inizialmente all’Università della California, Berkeley, ed è progettata per funzionare con cloud computing, dispositivi mobili e sistemi embedded. Rispetto al più tradizionale MIPS, RISC-V è più semplice ed elegante e presenta un vantaggio cruciale: . Esistono pertanto simulatori, compilatori e debugger RISC-V open-source facilmente reperibili, oltre a implementazioni scritte nei linguaggi di descrizione dell’hardware. affrontando i relativi conflitti (strutturali
La scelta di RISC-V (Reduced Instruction Set Computer - Five) segna una svolta fondamentale per diversi motivi: Architettura Open Source
Questa è la sezione ingegneristica centrale. Viene spiegata la progettazione di una CPU a ciclo singolo e l'implementazione del , una tecnica che sovrappone l'esecuzione delle istruzioni per massimizzare il throughput, affrontando i relativi conflitti (strutturali, sui dati e di controllo). 5. Grande e Veloce: Sfruttare la Gerarchia della Memoria sui dati e di controllo). 5.
È il testo d'esame standard per i corsi di Architettura dei Calcolatori.